2. PCB의 EMC설계 대책: EMC Part Crosstalk, Track capacitance, Track on gap, Track near plane edge

2023.07.09 - [회로설계] - 1.PCB의 EMC설계 대책: Shielding, Pair Track, Track Crosstalk, Power Crosstalk

1.PCB의 EMC설계 대책: Shielding, Pair Track, Track Crosstalk, Power Crosstalk

 

 

2. PCB의 EMC설계 대책: EMC Part Crosstalk

지난 시간에 이어 PCB의 EMC 설계대책에 대해 포스팅하겠습니다.

출처는 ZUKEN사의 EMC Adviser라는 툴입니다.

EMC Part Crosstalk

• EMC 부품은 여러 가지가 있습니다. Capacitor, Inductor, R-C, Zener 등등 여러 상황에 맞게끔 잘 조합해서 사용합니다. 보통 설계자들은 특별한 경우를 제외하고는 Capacitor를 bypass 필터로 많이 사용합니다. 이 포스팅에서도 특별한 언급이 없다면 EMC Part는 capacitor라고 생각하시면 됩니다.
• Crosstalk는 배선간의 결합에 의해 발생하는 노이즈의 방사를 의미합니다.
• EMC Part의 crosstalk는 EMC부품의 입력부와 출력부의 배선이 근접하게 설계될 경우 발생하는 Crosstalk가 발생합니다. 이 crosstalk는 EMC 부품의 효과를 감소시키고 방사 노이즈가 증가하는 등의 문제를 야기합니다.
• 대책으로는 배선간에 충분한 거리를 띄워 주는 것이 좋습니다.
• 충분한 거리라는 표현이 정량적이지 않아서 혼돈스러우실 겁니다. PCB 설계 시 가능한 멀리 거리를 확보해 주는 수밖에 없습니다.
• EMC설계라는 것이 이런 식으로 설계를 하면 좋다는 것이 대부분입니다. 그렇다고 꼭 지켜야 하는 내용도 아닙니다. EMC 설계를 풍선에 비유하면 딱입니다. 왜냐하면 어느 특정 부분의 문제를 해결하기 위해 풍선을 누를경우 다른 부분이 부풀어 오르잖아요? EMC 설계가 그렇습니다. EMC Part의 crosstalk를 잡기위해 부품의 배선간격을 충분히 확보해 주면 다른 부분의 EMC 설계가 악화되는 결과가 나오게 되는 것입니다.

Track Capacitance

• PCB에 배선을 할 경우 의도하지 않는 기생 캐패시턴스값이 생깁니다. 배선이 길어지거나 배선의 캐패시터 형태로 설계가 된다면 패턴의 용량값이 늘어나게 됩니다.
• 패턴의 용량값이 많은 경우 Driver의 slew rate값이 완만해 지면서 timing margin이 감소되게 됩니다. 이 경우 신호의 지연으로 인해 최악의 경우 신호가 제대로 전달이 되지 않는 경우가 있습니다.
• 배선 용량을 결정하는 요인은 배선의 폭, 배선의 길이, conductor 두께, insulator 두께 입니다.
• 대책으로는 가능한 짧게 배선을 해야 하고, 배선의 면적도 고려해야 합니다. 배선의 면적이 많을수록 캐패시턴스값이 높아집니다.

Track on Gap

• Plane의 gap을 통과하는 high-speed signal 배선으로부터 발생하는 방사 노이즈가 커넥터부의 연결 케이블로 전달되어 케이블에서도 방사노이즈가 발생합니다.
• 여기서 gap이라 하면 신호 배선이 아무것도 shielding 되어 있지 않는 부분으로 이해 하시면 됩니다.
• 대책으로 고속신호가 gap을 통과하는 횟수를 가능한 줄여주어야 합니다.

Track near plane edge

• 고속 신호 배선이 Reference plane(GND)의 끝단에 너무 근접하면 노이즈 발생의 원인이 됩니다.
• 고속 신호 배선이 Reference plane(GND)의 끝단에 근접하고 있지 않는지 확인해야 합니다 
• 대책으로는 Edge부로부터 가능한 멀리 배선해야 합니다.
• 마찬가지로 가능한 멀리라는 표현이 명확하지 않습니다. 제 경험을 말씀드리면 고속신호 배선을 설계할 공간이 없어서 GND  실딩조차 못하고 Edge부에 겨우 배선한 경험이 있었습니다. 좋지 않은 설계인줄 알았지만 PCB 공간의 한계 때문에 발생한 어쩔 수 없는 선택이었습니다. 그럼 정말 방법이 없었을까요? 방법은 있었습니다. PCB를 4층에서 6층으로 늘리면 충분한 공간을 확보할 수 있었습니다. 하지만 4층으로 진행하였고 문제없이 양산에 들어갔습니다. PCB 설계 룰도 지키지 않았으면서 문제없이 양산에 들어갔다는게 앞뒤가 맞지 않죠? 부가 설명을 드리면 PCB를 4층에서 6층으로 변경하는 것은 COST상승의 원인이 됩니다. 이건 양산설계에서 정말 민감한 부분입니다. 어떻게 해서든 비용을 낮춰서 설계가 진행이 되어야 하는데 track near plane edge 룰을 지키지 않았다고 PCB 층수를 늘려가면서 설계를 변경한다는 것은 어느 누구도 허락해 주지 않습니다. 최종 EMC평가까지 해 보고 track near plane edge때문에 정말 개선할 수 없는 문제점이라고 증명하기 전까지는 말이죠.

EMC Rule이라는게 그렇습니다. 지키면 좋은 것이지 반드시 지켜야 하는 것은 아닙니다.

가능한 최대한 많이 지키는게 저희의 목표라는 거죠.

수십여가지 EMC 설계 룰이 있지만 그걸 다 지키는 것은 물리적으로 불가능 합니다.

그래서 우선순위로 지켜야 할 항목들 위주로 설계에 반영을 하고 지키지 못한 부분들은 왜 지키지 못했는지 기록으로 남깁니다. 그리고 EMC 평가를 통해 문제가 발생한 부분을 확인하고 지키지 못했던 부분에서 문제가 발생했다면 그 부분을 수정해서 최종적으로 PASS가 되도록 하는게 양산설계입니다. 

 

제 관점에서 최고의 양산설계는 요구사양의 기능구현은 당연히 만족해야 하고, 최대한 싸게 그리고 평가에 문제없이 설계하는것이라고 생각합니다. 이것이 최고의 설계자의 덕목이 아닐까 생각합니다.

 

그럼 다음 포스팅에서 나머지 룰들을 다뤄보도록 하겠습니다.